Hardware Description Language
Mostrando 1-12 de 26 artigos, teses e dissertações.
-
1. Transporte TDM em redes GPON / TDM transport in GPON networks
Neste trabalho analisamos e propomos a utilização de TDM (Time Division Multiplexing) nativo canalizado/estruturado em redes PON (Passive Optical Network) com padrão GPON (Gigabit Passive Optical Network), com ênfase na estrutura de transmissão do legado das redes de telefonia. O objetivo principal é obter um aumento na eficiência de banda transmitida
Publicado em: 2011
-
2. Chipcflow - validação e implementação do modelo de partição e protocolo de comunicação no grafo a fluxo de dados dinâmico / Chipflow - gvalidation and implementation of the partition model and communication protocol in the dynamic data flow graph
A ferramenta ChipCflow vem sendo desenvolvida nos últimos quatro anos, inicialmente a partir de um projeto de arquitetura a fluxo de dados dinâmico em hardware reconfigurável, mas agora como uma ferramenta de compilação. Ela tem como objetivo a execução de algoritmos por meio do modelo de arquitetura a fluxo de dados associado ao conceito de dispositi
Publicado em: 2011
-
3. LALP: a language for parallelism of loops exploitation in reconfigurable computing / LALP: uma linguagem para exploração do paralelismo de loops em computação reconfigurável
Reconfigurable computing is becoming increasingly important in embedded and high-performance computing systems. It allows performance levels close to the ones obtained with Application-Specific Integrated circuits (ASIC), while still keeping design and implementation flexibility. However, to efficiently program devices, one needs the expertise of hardware de
Publicado em: 2010
-
4. EXPLORAÇÃO DE OPERADORES ARITMÉTICOS NA TRANSFORMADA RÁPIDA DE FOURIER / ARITHMETICS OPERATORS EXPLORATION IN FAST FOURIER TRANSFORM
The power consumption reduction in the fast Fourier transform (FFT) is important because applications in battery-powered embedded systems grows daily. Thus this work focuses on the application of techniques to reduce power in specific projects of FFT algorithms. The goal is to achieve an architectural exploration in the FFT core, the decimation in time butte
Publicado em: 2010
-
5. Projeto de um codificador/decodificador Viterbi integrado / Integrated Viterbi encoder/decoder design
Com o aumento da densidade de transistores devido aos avanços na tecnologia de fabricação de IC, que usam cada vez dimensões menores e a possibilidade de projetar chips cada vez mais complexos, ASIC (Application Specific Integrated Circuit) podem de fato integrar sistemas complexos em um chip, chamado de System-on-chip. O ASIC possibilita a implementaç�
Publicado em: 2009
-
6. Detecção do complexo QRS em sinais cardiacos utilizando FPGA / QRS complex detection in cardiac signals using FPGA
The electrocardiogram (ECG) is a tool used for diagnosis of diseases related to the heart. This work has the purpose of detecting QRS complex, focusing on the R wave, which represents the ventriclescontraction. It is presented two techniques of processing ECG signals. The first uses Pan &Tompkins algorithm based on digital filtering. The second uses the di
Publicado em: 2009
-
7. DevC: uma linguagem de suporte ao desenvolvimento concorrente de device drives e modelos de controladores de entrada e saÃda
Modern electronic products incorporate several features, combining mobility, computational power, a great capacity for communication and facility for interfacing. Nevertheless, integrating such functionalities increases the complexity of the design. The design of such products includes an embedded system that implements their functionalities in a combined so
Publicado em: 2009
-
8. Development of Space Vector PWM usin nonorthogonal reference frame for multilevel inverter voltage source in FPGA / Implementação do algoritmo da Modulação Vetorial usando coordenadas móveis não-ortogonais em Field-programmable Gate Array para inversores multiníveis fonte de tensão
This work presents the implementation and analysis of Space Vector PWM algorithm using non-orthogonal moving reference frame for diode clamped multilevel inverter in Field Programmable Gate Array (FPGA). In this algorithm, the non-orthogonal reference voltage is obtained according to the sector where the Reference Voltage (V*) lies. From the triangle identif
Publicado em: 2009
-
9. Application of evolutionary controller to a pendulum driver / Aplicação de controlador evolutico a pendulo servo acionado
O uso de técnicas evolutivas empregando algoritmos genéticos na obtenção de projetos de circuitos eletrônicos analógicos e digitais já é fato e vem sendo estudado a alguns anos. Neste contexto, o objetivo deste trabalho foi o de implementar em hardware reconfigurável a proposta de um controlador para pendulo não-linear amortecido, obtido através d
Publicado em: 2008
-
10. Methodology and design of a tool to co-simulate VHDL and SystemC / Metodologia e projeto de ferramenta para co-simulação entre VHDL e SystemC
In a recent past, systems were mostly constituted by well-separated parts such as microprocessors, memories and Application Specific Integrated Circuits (ASICs). That simple and clear organization allowed entire systems to be designed by only a few designers through a top-down approach: from the behavioral or register transfer model (using VHDL, for instance
Publicado em: 2008
-
11. Aumento da testabilidade do hardware com auxilio de técnicas de teste de software / Hardware testyability increase with software testing techniques
O projeto, seja ele de software ou hardware, envolve uma série de atividades que, apesar das técnicas, ferramentas e métodos empregados, não estão livres de erros que podem levar ao mau funcionamento do produto final. Estes erros podem ocorrer durante a especificação do projeto, como também em estágios finais do desenvolvimento ou no processo de man
Publicado em: 2008
-
12. Proposta e implementação de uma arquitetura reconfigurável híbrida para aplicações baseadas em fluxo de dados
The increase of applications complexity has demanded hardware even more flexible and able to achieve higher performance. Traditional hardware solutions have not been successful in providing these applications constraints. General purpose processors have inherent flexibility, since they perform several tasks, however, they can not reach high performance when
Publicado em: 2008