Cmos Technology
Mostrando 1-12 de 38 artigos, teses e dissertações.
-
1. A passive-matched 22 GHz 2.6-dB-NF CMOS front-end with a 70-800 ps delay block
This paper presents a power-efficient RF differential receiver front-end supporting transmitted-reference (TR) communication in a 90 nm CMOS technology. Particularly, it addresses the issues of designing the frontend amplifier with low-noise and passive matching circuits on a silicon process and integrating a low-power delay unit in the front-end with wideba
J. Microw. Optoelectron. Electromagn. Appl.. Publicado em: 2013-06
-
2. Aplicações de corrosão por plasma usando reatores ICP e RIE para tecnologia MEMS / Plasma etching applications using ICP and RIE reactors for MEMS technology
This thesis is based on etching processes applications in cold plasmas (room temperature) using RIE (Reactive Ion Etching) and ICP (Inductively Coupled Plasma), as reactors, applied to specific areas of microelectronics and MEMS devices in semiconductors industries and laboratories. Five applications are presented: Thinning gate CMOS Transistor - conventiona
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 28/08/2012
-
3. Texturização da superfície de silício monocristalino com NH4OH e camada antirrefletora para aplicações em células fotovoltaicas compatíveis com tecnologia CMOS = : Texturing the surface of monocrystalline silicon with NH4OH and anti-reflective coating for applications in photovoltaic cells compatible with CMOS technology / Texturing the surface of monocrystalline silicon with NH4OH and anti-reflective coating for applications in photovoltaic cells compatible with CMOS technology
Este trabalho apresenta o desenvolvimento de células fotovoltaicas de junção n+/p em substratos de Si com processos de fabricação totalmente compatíveis com a tecnologia CMOS (Complementary Metal Oxide Semiconductor). Os processos compatíveis desenvolvidos neste trabalho sao as técnicas: i) de texturização da superfície do Si, com reflexao da supe
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 24/08/2012
-
4. Estudo de transistores de tunelamento controlados por efeito de campo. / Study of tunnel field effect transistors.
This works presents the study of tunneling field effect transistors, namely TFETs. Analyses were performed based on theoretical explanations, numerical simulations and experimental data in order to show this technology suitability as an alternative for the continuous devices scaling. The basic idea of making use of band-to-band tunneling as the main current
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 26/03/2012
-
5. Aging aware design techniques and CMOS gate degradation estimative / Técnicas de projeto considerando envelhecimento e estimativa da degradação em portas lógicas CMOS
O advento da utilização de circuitos integrados pela sociedade se deu por dois motivos. O primeiro consiste na miniaturização das dimensões dos dispositivos integrados. Essa miniaturização permitiu a construção de dispositivos menores, mais rápidos e que consomem menos frequência. O outro fator é a utilização da metodologia baseada em bibliotec
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
6. A novel voltage-mode CMOS quaternary logic design
This brief presents a novel kind of voltage-mode CMOS design that uses multiple threshold voltage transistors and three power supply lines to implement quaternary logic gates, showing lower power dissipation and using less area than the present voltage-mode quaternary circuits. Inverter, NMIN, and NMAX gates are simulated with the Spice tool using TSMC 0.18-
Publicado em: 2011
-
7. Modeling and simulation of device variability and reliability at the electrical level
In nanometer scale complementary metal-oxide-semiconductor (CMOS) parameter variations pose a challenge for the design of high yield integrated circuits. This work presents models that were developed to represent physical variations affecting Deep- Submicron (DSM) transistors and computationally efficient methodologies for simulating these devices using Elec
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2011
-
8. Projeto de um conversor analógico-digital para um receptor Bluetooth em tecnologia CMOS. / Analog to digital converter design for a Bluetooth receiver in CMOS technology.
In this work, an Analog to Digital Converter (ADC) fulfilling the Bluetooth standard specifications is designed. This block stays at the reception side of an integrated wireless transceiver in CMOS technology. Initially, an analysis of the ADC as a system is carried out, at the same time that the specifications at that level are developed. The architecture a
Publicado em: 2010
-
9. An estimation method for gate delay variability in nanometer CMOS technology
In the nanoscale regime of VLSI technology, circuit performance is increasingly affected by variational effects such as process variations, power supply noise, coupling noise and temperature changes. Manufacturing variations may lead to significant discrepancies between designed and fabricated integrated circuits. Due to the shrinking of design dimensions, t
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2010
-
10. Bandgap voltage references in submicrometer CMOS technology / Referências de tensão bandgap em tecnologias CMOS submicrométricas
Referências de tensão são blocos fundamentais em uma série de aplicações de sinais mistos e de rádio frequência, como por exemplo, conversores de dados, PLL's e conversores de potência. A implementação CMOS mais usada para referências de tensão é o circuito Bandgap devido sua alta previbilidade, e baixa dependência em relação à temperatura
Publicado em: 2009
-
11. Circuito elevador de tensão de alta eficiencia, controlado por duas fases de clock, implementado em tecnologia CMOS / High efficiency voltage mutiplier circuit, controlled by two clock phases, fabricated in CMOS technology
Este trabalho propõe uma nova estrutura de circuito elevador de tensão de onda completa implementável em tecnologia CMOS padrão, que tem como características relevantes uma eficiência energética maior do que estruturas similares anteriores, seu controle é efetuado por apenas duas fases de clock e também esta estrutura implementa controle de sobre-te
Publicado em: 2009
-
12. Metodologia para descrição de células analógicas como IP
This work proposes a methodology for the description of analog and mixed-signal VLSI cells as intellectual property (IP) blocks. The methodology was applied on analog/mixed-signal circuitry blocks - a voltage-to-current converter and an analog-to-digital converter, previously designed in CMOS technology - as study cases. Adaptations were performed in the blo
Publicado em: 2009